Nueva tecnología híbrida enfocada a la computación en memoria

Uno de los campos de desarrollo más prometedores en el campo de la memoria es la computación en memoria (IMC), un concepto que se basa en trasladar ciertas operaciones matemáticas que generalmente se realizan en el procesador a la memoria. Esto permitirá superar las limitaciones de rendimiento de las arquitecturas informáticas actuales, debido al cuello de botella de von-Neumann, descargando de trabajo a las unidades centrales para que estas tareas se realicen paralelamente en la memoria.

Esta tecnología puede tener numerosas aplicaciones en campos como la seguridad de hardware, la inteligencia artificial y otras tecnologías emergentes relacionadas con la computación distribuida o los dispositivos conectados, entre otras. Hasta el momento se han propuesto diferentes enfoques para la computación en memoria, y se ha acelerado la investigación de memorias de contenido direccionable ternario (TCAM) basadas en distintos tipos de memorias emergentes. Entre ellas la RRAM, la MRAM, la FeRAM y las tecnologías ferroeléctricas, que comparten características como la no volatilidad.

Ahora, un equipo de investigadores de la École Centrale de Lyon, la Université Claude Bernard Lyon 1, la Universidad Tecnológica de Dresden y el centro NaMLab han presentado un nuevo enfoque que promete mejores resultados. En el artículo que han publicado en la revista IEEE Journal of Exploratory Solid-State Computational Devices and Circuits, describen una tecnología de memoria basada en el diseño TCAM empleando FeFET. Explican que los circuitos TCAM basados en tecnologías emergentes solo pueden usarse como TCAM, pero para algunas aplicaciones es útil tener una memoria reversible.

Su diseño permite combinar diferentes funcionalidades en un mismo circuito para reducir el área de implementación y el consumo de energía. Con este circuito de memoria híbrido, que han denominado TC-MEM, combinan la memoria direccionable de contenido ternario y la capacidad de memoria normal.  Han propuesto un concepto de diseño de circuito de 1 bit y su implementación en una tecnología FeFET de 28 nanómetros, y sus pruebas experimentales demuestran la funcionalidad del circuito.

Además, en su trabajo discuten la posibilidad de escalar su diseño a circuitos de múltiples bits y su uso como TCAM y como memoria normal que permite la implementación de funciones reversibles empleando una tabla de memoria, en lugar de dos, y conceptos de computación en memoria. Los responsables de esta investigación seguirán trabajando en mejorar su diseño con el fin de construir un primer prototipo de esta nueva memoria.